当前位置:首页 > 项目展示
FPGA设计当中的功耗问题
时间:2020-11-05 来源:爱超下注平台 浏览量 59922 次

【爱超联赛】随着FPGA的密度进一步降低,设计师们在节能方面取得了更多的进展。 降低功耗倾向的另一个常见原因是FPGA被智能手机、媒体播放器、游戏机、卫星导航系统设备、数字照相机/照相机等便携设备普遍应用。

爱超联赛

对消费电子设备、医疗、工业乃至军事设备来说,消费电力可能是自由选择FPGA最重要的因素。 也是必须考虑系统可靠性的提高和容易升级的最重要因素。

自由选择过程的其他标准还包括成本、容量、性能、功能、功率、PCB等。 基于FPGA的系统设计有四个主要的功耗构成部分。 浪涌功耗在功耗编程后的静态功耗动态功耗FPGA设备的功耗配置和功耗降低技术因设备使用的明显技术不同而不同。 例如,有SRAM、混合SRAM、Flash、外用FPGA技术等。

爱超联赛

基于SRAM的FPGA设备包括所有四个主要的功耗组成部分,但只有两个主要的功耗组成部分(静态和动态功耗)具备非易失性Flash和外用熔融FPGA。 如果对基于SRAM的FPGA通电,浪涌功耗不会产生电流尖峰。 这是因为没有确认SRAM晶体管的第一个逻辑状态。

爱超下注平台

这个电流是浪涌电流,几百毫安级。 基于Flash的FPGA在接通电源时配备了LAPU,因此浪涌消耗电力足够小。 搭载功耗的搭载功耗再次在SRAMFPGA加载程序的定时接通系统电源,从flash或EEPROM存储器中获取iTunes比特流数据。

一般装备时间是几百毫秒,电流强度是几百毫安。 后编程静态功耗这种功耗是因为,即使在FPGA上的许多晶体管设备什么也不工作时,也总是出现少量的漏电流。 这种溢出电流在使用深亚微米技术制造的器件中占有相当大的功耗。 基于Flash的FPGA不需要维持电流来保持搭载数据,因此静态功耗比其他任何类型的FPGA都低。

动态功耗当设备工作时,由逻辑单元的开关电流引起此功耗。 动态功耗与工作电压和电源频率成正比。 FPGA的节能技术可以自由选择基于Flash的FPGA。

爱超联赛app

因为这是可靠的单芯片解决方案,所以需要配备相反的装置,没有浪涌功耗,静态功耗低。 具有低功耗模式的FPGA也被称为休眠模式,时钟服务电路处于恢复状态,停止I/O,同时保持设备状态恒定。 这大大降低了静态功耗。 系统时钟频率对FPGA设备的整体功耗有很大影响。

时钟频率和比特率性能具有必要的关系,但是为了在功耗和吞吐量之间构建最佳平衡,对于不需要慢时钟的元件可以得到更快的一直频率。 对于与比特率密切相关的因素,可以得到更慢的时钟频率。|爱超联赛。

本文来源:爱超联赛-www.geitsglobal.com

版权所有日喀则市爱超联赛app有限公司 藏ICP备49430574号-2

公司地址: 西藏自治区日喀则市市北区升费大楼5958号 联系电话:0183-17652714

Copyright © 2018 Corporation,All Rights Reserved.

熊猫生活志熊猫生活志微信公众号
成都鑫华成都鑫华微信公众号